三維集成是通過在垂直方向上將多個獨立的芯片或功能層堆疊在一起的器件係統，能夠實現邏輯、存儲和傳感等功能的垂直集成和協同工作，是後摩爾時代的重要技術路線。目前商用的三維集成主要是通過封裝技術將多芯片或者多芯粒垂直堆疊和互聯。單芯片三維集成則是直接在同一芯片內部垂直集成多個器件層。通過將每一器件層直接製備在另一器件層之上，能夠進一步提高芯片的互聯密度和性能。然而，矽基單芯片三維集成麵臨著嚴重的熱預算問題，其上層的矽溝道製備工藝會導致下層矽器件摻雜擴散和性能退化，限製了三維集成的發展。

　　針對這一挑戰，湖南大學物理與微電子科學學院劉淵教授團隊報道了一種低溫的範德華單芯片三維集成工藝。在該工藝中，源/漏/柵電極、層內互連金屬、高κ柵介電質、低κ層間介電層和層間垂直通孔等電路功能層首先預製備在犧牲晶圓上，之後在120 °C的低溫下範德華集成到半導體晶圓上。通過逐層集成範德華預製備電路層和半導體層，團隊實現了10層的全範德華單芯片三維係統。同時，團隊發現範德華集成工藝不會對底部的硫化鉬晶體管電學性能產生影響，能夠保證晶體管的本征性能。進一步集成不同功能的電路層，團隊實現了邏輯、傳感和存儲互聯的三維異質集成和協同工作。該研究為單芯片三維集成係統提供了一條低能量路徑。

　　5月22日，該研究成果以“Monolithic three-dimensional tier-by-tier integration via van der Waals lamination”為題在線發表在《自然》雜誌上，湖南大學為獨立完成單位，作者分別來自物電院、化工院、半導體學院。物電院陸冬林博士為第一作者，物電院劉淵教授為唯一通訊作者。該工作得到了來自國家自然科學基金、國家重點研發計劃等項目的資助。

　　論文鏈接：https://www.nature.com/articles/s41586-024-07406-z