清華大學集成電路學院教授吳華強、副教授高濱基於存算一體計算範式，在支持片上學習的憶阻器存算一體芯片領域取得重要突破，研究成果以“麵向邊緣學習的全集成類腦憶阻器芯片”為題發表在《科學》（Science）期刊上。該成果近期入選“2023年清華大學最受師生關注的年度亮點成果”，其架構原理的創新對高性能芯片的發展具有重要意義。

　　清華大學集成電路學院博士生張文彬、博士後姚鵬為論文共同第一作者，高濱、吳華強為論文通訊作者。

　　突破從0到1 存算一體開啟智算時代

　　早在1946年，“計算機之父”馮·諾依曼提出並定義了計算機架構，采用二進製的編碼，由存儲器和處理器分別完成數據存儲和計算。但是，隨著人工智能等應用對數據存儲和計算需求的不斷提升，數據來回“搬運”處理，耗時長，功耗大，還可能存在“交通堵塞”的風險。記憶電阻器，是繼電阻、電容、電感之後的第四種電路基本元件。它可以在斷電之後，仍能“記憶”通過的電荷，被當做新型納米電子突觸器件。

　　2012年，集成電路學院教授錢鶴、吳華強團隊開始研究用憶阻器來做存儲，但由於憶阻器的材料器件優化和集成工藝不成熟，團隊隻能靠自己在實驗室裏摸索，在一次又一次失敗的實驗中探索提高器件的一致性和良率。兩年後，清華大學與中科院微電子所、北京大學等單位合作，優化憶阻器的器件工藝，製備出高性能憶阻器陣列，成為我國率先實現憶阻器陣列大規模集成的重要基礎。

多個憶阻器陣列芯片協同工作示意圖

　　2020年，團隊基於多陣列憶阻器，搭建了一個全硬件構成的完整存算一體係統，在這個係統上高效運行了卷積神經網絡算法，成功驗證了圖像識別功能，比圖形處理器芯片的能效高兩個數量級，大幅提升了計算設備的算力，實現了以更小的功耗和更低的硬件成本完成複雜的計算。

存算一體係統架構

　　存算一體架構，就如同“在家辦公”的新型工作模式，徹底消除了往返通勤的能量消耗，避免了往返通勤帶來的時間延遲，還大大節約了辦公場所的運營成本，在邊緣計算和雲計算中有廣泛的應用前景。

　　跨越從1到75 邊緣學習加速應用探索

　　十年磨一劍，錢鶴、吳華強帶領團隊創新設計出適用於憶阻器存算一體的高效片上學習的新型通用算法和架構，研製出全球首顆全係統集成的、支持高效片上學習的憶阻器存算一體芯片。相同任務下，該芯片實現片上學習的能耗僅為先進工藝下專用集成電路係統的 1/35，同時有望實現75倍的能效提升。

憶阻器存算一體學習芯片及測試係統

　　“存算一體片上學習在實現更低延遲和更小能耗的同時，能夠有效保護用戶隱私和數據。”姚鵬介紹，該芯片參照仿生類腦處理方式，可實現不同任務的快速“片上訓練”與“片上識別”，能夠有效完成邊緣計算場景下的增量學習任務，以極低的耗電適應新場景、學習新知識，以滿足用戶的個性化需求。比如，有些人習慣在數字“7”的中間加一短橫。一開始，智能芯片並不認識這個符號，然而訓練了兩三個這樣書寫的“7”後，它就能準確將其識別為數字“7”。

　　挑戰與機遇並存 “芯青年”展科研擔當

　　在複雜多變的國際形勢下，突破“卡脖子”技術仍是當下的重點。麵對先進研發設備短缺等現實問題，團隊成員都有著些許的茫然，每一步走的是否正確，結果能否達到預期，工藝還能否更加優化……這些都是壓在每個人身上的巨石。

　　首先，是技術挑戰。憶阻器芯片的研發涉及到材料科學、物理學、電子工程等多學科的前沿知識。在諸多技術難題中，首先要解決的是如何實現憶阻器件的大規模集成。通過大量實驗和理論研究，團隊提出了架構-電路-工藝協同優化方法，為存算一體係統的設計提供了指導。

　　其次，是工程挑戰。有了大規模集成的工藝、關鍵的電路設計，如何克服底層多尺度非理想導致的誤差，集合成一個高效的係統芯片？在團隊老師和學生的共同努力下，研究提出適用於憶阻器存算一體的高效片上學習的新型通用算法和架構，完成算法優化及仿真實驗，製備出全係統集成的高效存算一體學習芯片，實現速度和能效的大幅提升。

利用神經啟發的憶阻器芯片進行邊緣學習

　　“路不好走，卻意義非凡，它是當前全球高科技領域較量的重要戰場。”高濱認為，芯片研究是一件久久為功的事情，前方找不到的突破口，卻能在日積月累的研究學習中獲得。張文彬、姚鵬作為學術論文的第一作者，博士期間接觸了大量如半導體、微電子、軟件算法和類腦計算等不同方向的科研知識，積累了豐碩的研發成果和豐富的工程建設經驗。

團隊合影，第一排從左到右依次為：高濱、吳華強、錢鶴、唐建石、潘立陽；第二排從左到右依次為：張清天、何虎、姚鵬、郝鎮齊、張誌剛、伍冬。

　　從無到有、從弱到強。在科研這條沒有捷徑的路上，“芯青年”們無數次製備觀察後放棄，又在無數次歸零後重新開始，跨越一座又一座險峰。放眼未來，吳華強希望團隊的方案、技術能夠走出實驗室，切切實實推動科研成果轉化，致力服務國家所需、社會所需。